ROZPRAWY ELEKTROTECHNICZNE 1980, 26, z. 1, ss. 141—156

621.382.3

Tranzystor polowy o charakterystykach triodowych

PIOTR PŁOTKA (BYDGOSZCZ)

Instytut Telekomunikacji i Elektrotechniki Akademii Techniczno-Rolniczej w Bydgoszczy

BOGDAN WILAMOWSKI (GDAŃSK)

Instytut Technologii Elektronicznej Politechniki Gdańskiej

Otrzymano 17.7.1978

W pracy omówiono tranzystor polowy o charakterystykach triodowych — SIT. Podano zasadę działania, porównano właściwości elementów w zależności od konstrukcji i technologii, wyjaśniono przyczyny zmiany nachylenia charakterystyk ze zmianą napięcia drenu, przedyskutowano właściwości temperaturowe i częstotliwościowe.
Rozważania teoretyczne zawarte w pracy zilustrowane są wynikami pomiarów.

1. WSTĘP

W ostatnich latach, szczególnie w Japonii, daje się zauważyć dynamiczny rozwój konstrukcji nowego typu tranzystorów o charakterystykach zbliżonych do triody próżniowej. Sama koncepcja tego elementu liczy sobie już ponad ćwierć wieku [1], ale dopiero niedawno dzięki postępowi w technologii półprzewodników możliwa stała się jego praktyczna realizacja [2]. Tranzystor ten zwany jest SIT (*Static Induction Transistor*) od efektu elektrostatycznego indukowania bariery potencjału, przez którą następuje wstrzykiwanie nośników ze źródła w obszar kanału. Należy podkreślić, że powstało również szereg rozwiązań, których konstrukcja jest zbliżona do triody próżniowej, lecz ich zasada działania jest zupełnie inna. Przykładem może być rozwiązanie znane jako *gridistor* [10] [15] [17], gdzie zasada działania jest identyczna jak w polowych tranzystorach złączowych, a charakterystyki mają charakter pentodowy. Również propozycja Shockleya [16] oparta jest na efekcie modulacji szerokości kanału, przy czym w miejsce złącza $p-n$ wykorzystuje ona złącze metal-półprzewodnik typu Schottkyego. Elementy typu SIT mają szereg zalet w porównaniu z tradycyjnymi tranzystorami polowymi czy bipolarnymi. Najważniejsze z nich, to mała moc sterująca bramką, bardzo duże wzmocnienie mocy, duża częstotliwość graniczna i stabilność termiczna.

Teoria działania tego tranzystora nie jest jeszcze całkowicie jasna i ugruntowana. Szereg opublikowanych ostatnio prac związanych z tym tranzystorem traktuje to zagadnienie albo bardzo ogólnie [4] [5], albo fragmentarycznie [6] [7]. Nie w pełni wyjaśniony jest kształt charakterystyk statycznych, przyczyny zagęszczania się charakterystyk przy

małych napięciach bramki, fakt eksponencjalnego i liniowego charakteru charakterystyk drenowych, właściwości temperaturowe itd.

W niniejszej pracy w rozdziale 2 podano zasadę działania tranzystora SIT w zakresie małych prądów drenu. W rozdziale 3 porównano właściwości elementów SIT w zależności od konstrukcji i technologii. Rozdział 4 poświęcony jest charakterystykom statycznym tranzystora. Przedstawiono tam dwie hipotezy wyjaśniające liniowość charakterystyk drenowych w zakresie dużych prądów oraz wyjaśniono zjawisko zagęszczania się charakterystyk przy niewielkich napięciach bramki. W rozdziałach 5 i 6 przedyskutowane są właściwości temperaturowe i częstotliwościowe tranzystorów SIT. Rozważania teoretyczne zawarte w pracy zilustrowane są wynikami pomiarów.

2. ZASADA DZIAŁANIA

Istota działania tranzystora Nishizawy schematycznie przedstawionego na rys. 1a polega na elektrostatycznym indukowaniu bariery potencjału w pobliżu źródła przez elektrodę bramki typu p, spolaryzowanej zaporowo względem źródła n^+ oraz przez elektrodę drenu n^+ spolaryzowanego napięciem dodatnim względem źródła. Jeśli bariera potencjału nie jest zbyt wysoka, elektrony ze źródła są wstrzykiwane przez tę barierę do kanału powodując przepływ prądu w elemencie. W spolaryzowanym zaporowo złączu $p-n$ pole elektryczne istnieje jedynie w warstwie zubożonej. Stąd wniosek, że w tranzystorze SIT warstwa zubożona musi obejmować całą szerokość kanału.

Na rys. 1c, e przedstawiono rozkład wzdłuż kanału energii dna pasma przewodnictwa E_c, wielkości zmieniającej się jak $-qV(x)$, gdzie q — ładunek elementarny, $V(x)$ — potencjał. Rozkład potencjału w tranzystorze SIT przypomina rozkład potencjału w tranzystorze



Rys. 1. Rozkład energii dna pasma przewodnictwa E_c w tranzystorze SIT i w bipolarnym
a) schematyczny przekrój przez tranzystor SIT, b) schematyczny przekrój przez tranzystor bipolarny wykonany techniką podwójnej dyfuzji, c) wpływ zmian napięcia drenu na rozkład E_c, d) wpływ zmian napięcia kolektora na rozkład E_c, e) wpływ zmian napięcia bramki na rozkład E_c, f) wpływ zmian napięcia bazy na rozkład E_c

bipolarnym wykonanym metodą podwójnej dyfuzji rys. 1b, d, f. Są jednak istotne różnice. Rys. 1c, d ilustruje wpływ zmian napięcia dren-źródło V_D w tranzystorze SIT oraz napięcia kolektor-emiter V_C w tranzystorze bipolarnym na rozkład potencjałów przy ustalonych napięciach bramka-źródło V_G i baza-emiter V_B. Zmiany napięcia drenu V_D powodują zmiany rozkładu potencjału w całym kanale tranzystora SIT, w tym również wpływają na wysokość bariery potencjału. W tranzystorze bipolarnym natomiast, pomijając zjawisko Earlego, jedynym efektem zmian napięcia kolektora V_C jest zmiana rozkładu potencjału w warstwie zubożonej zaporowo spolaryzowanego złącza kolektor-baza. Stała pozostaje bariera potencjału pomiędzy emiterem a bazą, określona jedynie przez napięcie dyfuzyjne U_D i napięcie bazy V_B. Zmiany napięcia bramki V_G przy ustalonym V_D oraz zmiany napięcia bazy V_B przy ustalonym V_C powodują zmiany rozkładu potencjału w całym kanale tranzystora SIT, jak i w całym obszarze pomiędzy emiterem a kolektorem tranzystora bipolarnego obejmującym warstwę zubożoną złącza emiter-baza, bazę oraz warstwę zubożoną złącza kolektor-baza (rys. 1e, f). Bariera potencjału zmienia się i w tranzystorze SIT i w bipolarnym. Barierę potencjału pomiędzy emiterem, a bazą tranzystora bipolarnego można wyrazić przez:

$$\Psi = -U_D + V_B. \tag{1}$$

Wartość bariery Ψ jest oczywiście ujemna. Koncentracja elektronów w bazie przy złączu emiter-baza wyrażona w zależności od wysokości bariery potencjału ma postać

$$n_p(0) = n_n \exp\left(\frac{\Psi}{V_T}\right), \tag{2}$$

gdzie:

n_n — koncentracja elektronów w emiterze,

punkt $x = 0$ odpowiada płaszczyźnie złącza EB.

Gęstość prądu nośników wstrzykiwanych do bazy w bipolarnym tranzystorze dryftowym *npn* określona jest wyrażeniem

$$J_n = \frac{qD_n N_A(0)}{\int_0^w N_A(x)dx} n_p(0). \tag{3}$$

gdzie:

N_A — koncentracja akceptorów w bazie,

punkt $x = w$ odpowiada płaszczyźnie złącza BC.

Podstawiając (2) do (3) otrzymujemy

$$J_n = \frac{qD_n N_A(0)}{\int_0^w N_A(x)dx} n_n \exp\left(\frac{\Psi}{V_T}\right). \tag{4}$$

Wyrażenie (4) opisuje gęstość prądu w bipolarnym tranzystorze dryftowym w zależności od koncentracji donorów w emitrze $N_D = n_n$ oraz wielkości bariery potencjału Ψ. Czynnik

$$\frac{N_A(0)}{\int_0^w N_A(x)dx} \tag{5}$$

w zależności (4) opisuje wpływ na wartość J_n szerokości bazy i efektu unoszenia elektronów w polu wywołanym gradientem koncentracji domieszek w bazie.

W tranzystorze SIT elektrony po przekroczeniu bariery potencjału Φ są unoszone w polu indukowanym głównie przez elektrodę drenu. Prąd w przyrządzie SIT powinien zatem być opisywany wyrażeniem analogicznym do (4)

$$J_n = CN_S \exp \frac{\Phi(V_G, V_D)}{V_T}, \tag{6}$$

gdzie:

N_S — koncentracja domieszek w źródle,

C — współczynnik proporcjonalności.

Charakterystyki $I_D = f(V_D)_{V_G}$, jak i $I_D = f(V_G)_{V_D}$ mają przebieg zbliżony do wykładniczego, gdyż wielkość bariery potencjału w tranzystorze SIT zależy w przybliżeniu liniowo od obu napięć V_D i V_G.

3. KONSTRUKCJA I TECHNOLOGIA TRANZYSTORÓW SIT

Do produkcji zostały wdrożone dwa rozwiązania konstrukcyjne tranzystorów SIT zaproponowane przez Nishizawę [2]. Tranzystory przedstawione schematycznie na rys. 2 produkuje firma Yamaha, natomiast w firmie Toshiba zostały opracowane przyrządy o konstrukcji przedstawionej schematycznie na rys. 3 [4]. W obu rozwiązaniach stosuje



Rys. 2. Schematyczny przekrój przez strukturę tranzystora SIT z zagrzebaną bramką



Rys. 3. Schematyczny przekrój przez planarny tranzystor SIT

się warstwy epitaksjalne n^- na silnie domieszkowanym podłożu n^+. Grubość warstwy n^- wynika z żądanego napięcia przebicia bramka-dren, np. dla $BV_{GD} = 500$ V minimalna grubość wynosi 25 μm przy koncentracji domieszek w warstwie epitaksjalnej $N_D = 10^{14}\text{cm}^{-3}$. Następnie w wersji z rys. 2 wykonuje się selektywną dyfuzję warstwy bramki p, a w kolejnym wytwarzana jest druga warstwa epitaksjalna n^-. Proces kończy dyfuzja warstwy

n^+ źródła. W wersji z rys. 3 natomiast po wykonaniu warstwy epitaksjalnej przeprowadzana jest głębsza, selektywna dyfuzja warstwy p bramki, a następnie płytsza dyfuzja warstwy n^+ źródła.

Zaletą rozwiązania pierwszego jest duże wzmocnienie tranzystora uzyskiwane dzięki silnemu oddziaływaniu bramki na potencjał w kanale skutkiem małej odległości pomiędzy sąsiednimi obszarami p bramki. Konstrukcja z rys. 3 charakteryzuje się natomiast bardzo małą rezystancją rozproszoną bramki, a więc dużą częstotliwością graniczną.

Niedogodność konstrukcji z rys. 2 stanowi trudny proces technologiczny warstwy zagrzebanej typu p^- o jak największej koncentracji domieszek. W trakcie wzrostu drugiej warstwy epitaksjalnej warstwa bramki ulega rozdyfundowaniu. Zjawisko to jest szczególnie istotne przy realizacji tranzystorów z bramką typu p ze względu na dużą stałą dyfuzji boru jako domieszki.

Odległość pomiędzy bramką a źródłem w konstrukcji planarnej (rys. 3) musi być dobrana na zasadzie kompromisu pomiędzy możliwością oddziaływania na potencjał w kanale a napięciem przebicia BV_{GS} i pojemnością G_{GS} bramka-źródło. W rezultacie wzmocnienie takich tranzystorów i napięcie przebicia BV_{GS} są mniejsze, a pojemność C_{GS} większa niż w strukturze z rys. 2.

Zalety obu omówionych rozwiązań (duże wzmocnienie i napięcie przebicia BV_{GS} oraz małą rezystancję rozproszoną bramki i pojemność C_{GS}) łączy w sobie trzecie, opracowane niedawno rozwiązanie przedstawione schematycznie na rys. 4 [5]. W konstrukcji tej od-



Rys. 4. Schematyczny przekrój przez tranzystor SIT wykonany przy użyciu techniki selektywnego trawienia

dalenie bramki od źródła uzyskano dzięki selektywnemu trawieniu krzemu w tych miejscach, gdzie następnie wykonywana jest bramka. Zastosowanie techniki selektywnego utleniania oraz implantacji jonów zapobiega rozprzestrzenianiu się domieszek warstwy bramki w kierunku poziomym. Wykorzystanie pyrolitycznie osadzonych warstw Si_2N_4 oraz SiO_2 umożliwia samocentrowanie się procesów maskowania obszarów.

4. CHARAKTERYSTYKI STATYCZNE

O przebiegu charakterystyk przy małych prądach decyduje zjawisko wstrzykiwania nośników przez barierę potencjału. Przykładowe wyniki pomiarów tranzystorów SIT wyprodukowanych przez firmę Yamaha ilustrują rys. 5, 6. W zakresie kilku rzędów wielkości prądu zachowany jest eksponencjalny przebieg wartości prądu I_D w funkcji napięcia V_D. Wartości nachyleń charakterystyk $\ln(I_D) = f(V_D)_{V_G}$ oraz $\ln(I_D) = f(V_G)_{V_D}$ można powiązać z przebiegiem wysokości bariery potencjału Φ w zależności od V_G i V_D.



Rys. 5. Typowe charakterystyki I_D w funkcji V_D przy V_G jako parametrze w skali liniowo-logarytmicznej
Tranzystor SIT z bramką typu p oraz źródłem i drenem typu n^+



Rys. 6. Typowe charakterystyki I_D w funkcji V_D przy V_G jako parametrze w skali liniowo-logarytmicznej
Tranzystor SIT z bramką typu n oraz źródłem i drenem typu p^+

W tym celu przybliżony przebieg $\Phi(V_G, V_D)$ przez płaszczyznę styczną do tej funkcji w wybranym punkcie (V_G, V_D) wynosi

$$\Phi(V_G, V_D) = \eta\left(V_G + \frac{1}{\mu}V_D\right) + V_Q, \tag{7}$$

gdzie:

μ — wzmocnienie napięciowe tranzystora SIT,

η — współczynnik określający efektywność oddziaływania napięcia bramki na wielkość Φ,

V_Q — stała zależna od V_G i V_D.

Podstawiając (7) do (6) otrzymujemy

$$I_D = CN_S \exp\left[\frac{\eta\left(V_G + \frac{1}{\mu}V_D\right) + V_Q}{V_T}\right]. \tag{8}$$

Z zależności (8) wynika następujący sposób powiązania współczynników μ i η wykreślonymi w skali liniowo-logarytmicznej charakterystykami tranzystora SIT

$$\eta = V_T \frac{d\{\ln[I_D(V_G)]\}}{d(V_G)}, \tag{9}$$

$$\mu = \frac{\eta}{V_T}\left(\frac{d\{\ln[I_D(V_D)]\}}{d(V_D)}\right)^{-1}. \tag{10}$$

Prostszy sposób wyznaczenia współczynnika wzmocnienia napięciowego μ wynika z podstawienia (10) do (9)

$$\mu = \left.\frac{dV_D}{dV_G}\right|_{I_D=\text{const}}. \tag{11}$$

Przy większych gęstościach prądu przebieg charakterystyk $I_D(V_D)_{V_G}$ oraz $I_D(V_G)_{V_D}$ staje się zbliżony do liniowego.

Dla tranzystorów o charakterystykach przedstawionych na rys. 5, 6 efekt ten jest obserwowany przy prądzie I_D większym od 100 mA. Charakterystyki wykreślone w skali liniowo-liniowej przedstawiono na rys. 7, 8. Liniowy przebieg charakterystyk przy większych gęstościach prądu tłumaczony jest istnieniem ładunku przestrzennego nośników wstrzykniętych do kanału [6] lub działaniem rezystancji szeregowej w części kanału między źródłem a bramką [2].

Przy dużych gęstościach prądu wartość bariery potencjału Φ jest mała w porównaniu z V_D. Przeprowadzając uproszczoną jednowymiarową analizę, zachowanie tranzystora SIT w zakresie ładunku przestrzennego można opisać układem równań.

$$\frac{d^2Vx}{dx^2} = -\frac{q}{\varepsilon}(N_D - n), \tag{12}$$

$$J_n = -qnv(x)$$

przy warunkach brzegowych danych zależnościami:

dla $x = x_g$ $\quad V = \Phi \approx 0$ i $\dfrac{dV}{dx} = 0$,

dla $x = x_d$ $\quad V = V_D$,



Rys. 7. Typowe charakterystyki I_D w funkcji V_D przy V_G jako parametrze w skali liniowo-liniowej
Tranzystor SIT z bramką typu *n* oraz źródłem i drenem typu p^+



Rys. 8. Typowe charakterystyki I_D w funkcji V_D przy V_G jako parametrze w skali liniowo-liniowej
Tranzystor SIT z bramką typu *n* oraz źródłem i drenem typu p^+

gdzie:

N_D — koncentracja domieszek w kanale,

x_g, x_d, x_{gd} — współrzędne bramki, drenu oraz odległości bramka-dren,

$v(x)$ — prędkość unoszenia nośników w polu elektrycznym.

Przy przyjęciu stałej prędkości unoszenia nośników równej prędkości nasycenia $v_{si} = 8 \cdot 10^6$ cm/s otrzymuje się rozwiązanie układu równań (12) w postaci liniowej zależności gęstości prądu od napięcia drenu

$$J_n = -\frac{2v_{si}\varepsilon}{x_{gd}^2}(V_D - V_0). \tag{13}$$

Wielkość przesunięcia napięcia V_0 (rys. 7) zależy od potencjału bramki i koncentracji zjonizowanych domieszek N_D w kanale. Zależność (13) oznacza, iż należy przyłożyć napięcie równe V_0, aby obniżyć barierę potencjału na tyle, by o wartości prądu zaczął decydować ładunek przestrzenny nośników wstrzykiwanych do kanału. Dalszy przyrost napięcia drenu nie powoduje praktycznie zmian wysokości bariery potencjału, odkłada się na ładunku wstrzykniętych nośników. Zmiana napięcia bramki w zakresie ładunku przestrzennego wywołuje zmianę wielkości bariery potencjału Φ, a zatem pociąga za sobą odpowiednią zmianę napięcia V_0

$$\Delta V_0 = \mu \Delta V_G. \tag{14}$$

Istotą drugiej hipotezy [2] tłumaczącej liniowy przebieg charakterystyk w zakresie większych gęstości prądu jest założenie istnienia rezystancji szeregowej r_s w obszarze pomiędzy źródłem a bramką „wewnętrzną". Rezystancja r_s oddziaływałaby na napięcie bramki „wewnętrznej" na zasadzie ujemnego prądowego sprzężenia zwrotnego podobnie do działania rezystancji R w układzie z rys. 9. Napięcie bramki „wewnętrznej" V'_G określone jest zależnością

$$V'_G = V_G - r_s I_D. \tag{15}$$



Rys. 9. Zasada wprowadzania ujemnego sprzężenia zwrotnego przez rezystancję rozproszoną w obszarze pomiędzy źródłem a bramką

Po podstawieniu (15) na miejsce V_G do wyrażenia na wartość prądu (8), a następnie elementarnym przekształceniu tego wyrażenia otrzymujemy

$$V_T \ln\frac{I_D}{CN_S} + \eta r_s I_D = \eta V_G + \frac{\eta}{\mu} + V_Q. \tag{16}$$

Przy dostatecznie dużych wartościach prądu I_D, kiedy $\frac{1}{I_D}\ln\frac{I_D}{CN_S} \ll \frac{\eta r_s}{V_T}$, można pominąć pierwszy składnik w wyrażeniu po lewej stronie (16) i wyrażenie na prąd przybiera postać

$$I_D = \frac{\eta\left(V_G + \frac{1}{\mu} V_D\right) + V_Q}{\eta r_s}. \tag{17}$$

Wyliczona z (17) rezystancja dynamiczna wyrażona jest przez

$$\left.\frac{dV_D}{dI_D}\right|_{V_G} = \mu r_s. \tag{18}$$

Przykładowa wartość rezystancji r_s wyznaczona według (18) dla tranzystora o charakterystyce przedstawionej na rys. 7 wynosi 3Ω przy $V_G = -7$ V, $V_D = 38$ V.

Dla rozstrzygnięcia, które zjawisko, ładunek przestrzenny wstrzykiwanych nośników czy rezystancja szeregowa, decyduje o liniowej zależności prądu I_D od napięć V_G i V_D w zakresie większych gęstości prądu, konieczne są dalsze badania.

Ze wzorów (8), (13) i (14) oraz (17) wynika, że o wartości współczynnika wzmocnienia napięciowego μ w obu zakresach eksponencjonalnym i liniowym decyduje zdolność oddziaływania napięcia drenu V_D na wartość bariery potencjału w przyrządzie. Zdolność ta zależy oczywiście od odległości dren-bramka x_{gd}. W pierwszym przybliżeniu zmiany napięcia drenu ΔV_D wywołują zmiany bariery potencjału $\Delta\Phi$ równe

$$\Delta\Phi = \frac{x_\Phi}{x_{sd}} \Delta V_D = \frac{x_\Phi}{x_{gs} + x_{gd}} \Delta V_D, \tag{19}$$

gdzie: $x_\emptyset$, x_{gs}, x_{sd} — odległości bariery potencjału od źródła, bramki od źródła i drenu od źródła.

Uwzględniając w wyrażeniu (19) równość $x_\emptyset = x_{gs}$ otrzymujemy

$$\Delta\Phi = \frac{x_{gs}}{x_{gs} + x_{gd}} \Delta V_D. \tag{20}$$

Z drugiej strony zmiana wielkości bariery potencjału $\Delta\Phi$ odpowiada z definicji następującej zmianie napięcia V_G

$$\Delta\Phi = \eta \Delta V_G. \tag{21}$$

Podstawiając (21) do (20) otrzymujemy po przekształceniu

$$\mu = \left.\frac{\Delta V_D}{\Delta V_G}\right|_{I=\text{const}} = \eta \frac{x_{gs} + x_{gd}}{x_{gs}}. \tag{22}$$

Odległości bramka-dren x_{gd} są rzędu dziesiątków μm i przy małych wartościach V_D warstwa opróżniona nie sięga silnie domieszkowanej warstwy n^+ drenu. Szerokość warstwy zubożonej x_{gd}, a z nią wzmocnienie μ rosną, dopóki warstwa zubożona nie dotrze do granicy podłoża n^+. Ze względu na wysoką koncentrację domieszek w podłożu, przy dalszym zwiększaniu V_D odległość x_{gd}, a zatem wzmocnienie μ zmieniają się bardzo nieznacznie. Omówione zjawisko obserwować można w postaci pochylenia charakterystyk $I_D(V_D)_{V_G}$ przy rosnącym napięciu V_D — rys. 5÷8. Przebieg zależności wzmocnienia μ od napięcia V_D dla tranzystora o charakterystykach przedstawionych na rys. 5, 7 ilustruje rys. 10.

Silnie początkowo domieszkowana warstwa bramki ulega rozdyfundowaniu w trakcie drugiego procesu epitaksjalnego. Na skutek tego warstwa opróżniona wnika do obszaru bramki na skończoną głębokość. Głębokość ta rośnie z napięciem V_D coraz wolniej,



Rys. 10. Zależność wzmocnienia napięciowego μ od napięcia dren-źródło V_D przy prądzie drenu $I_D = 70\ \mu A$

w miarę wnikania w coraz silniej domieszkowany obszar bramki. Ze wzrostem szerokości warstwy opróżnionej w obszarze bramki, elektroda ta jest jak gdyby odsuwana od środka kanału. Maleje jej wpływ na rozkład potencjału w środku kanału, maleje współczynnik V_D. Przebieg współczynnika η w funkcji V_D dla tranzystora o charakterystykach przedstawionych na rys. 5,7 i lustruje rys. 11.



Rys. 11. Zależność współczynnika η od napięcia dren-źródło przy prądzie drenu $I_D = 70\ \mu A$

5. WŁAŚCIWOŚCI TEMPERATUROWE

Z pomiarów przeprowadzonych przez autorów wynika, że w zakresie małych gęstości prądu prąd rośnie z temperaturą, natomiast w zakresie liniowym prąd maleje z temperaturą przy ustalonych napięciach V_D i V_G. Na rys. 12 przedstawiono charakterystyki $I_D(V_D)$ odpowiadające temperaturom 300 K oraz 350 K przy napięciu $V_G = -5$ V. Podobne



Rys. 12. Wpływ temperatury na charakterystyki I_D w funkcji V_D przy V_G jako parametrze

rezultaty otrzymał Ozawa [7]. Rys. 13 ilustruje względny przyrost prądu na 1 K $\frac{dI_D}{I_D dT}$ w funkcji prądu drenu I_D przy napięciu drenu jako parametrze. Temperaturowy współczynnik prądu $\frac{dI_D}{I_D dT}$ przy prądzie I_D około 10 μA jest rzędu 0,04 deg^{-1}. Wartość ta jest zbliżona do analogicznego współczynnika $\frac{dI_C}{I_C dT}$ dla tranzystora bipolarnego przy napięciu baza-emiter V_B = 0,6 V

$$\frac{dI_C}{I_C dT} = \frac{E_g - V_B}{2V_T T} + \frac{dV_T}{V_T dT} + \frac{d\mu}{\mu dT} = 3{,}6 \cdot 10^{-2}\ \mathrm{deg}^{-1}$$



Rys. 13. Temperaturowy współczynnik prądu drenu $\frac{dI_D}{I_D dT}$ w funkcji prądu I_D w temperaturze 300 K

W zakresie małych prądów o przebiegu charakterystyk decyduje efekt wstrzykiwania nośników przez barierę potencjału. Wraz ze wzrostem temperatury rośnie prawdopodobieństwo obsadzenia wyższych stanów energetycznych, rośnie ilość nośników przekraczających barierę potencjału, czyli rośnie prąd.

Przy dużych prądach, w zależności od decydującego efektu ładunku przestrzennego lub działania rezystancji szeregowej, wartość temperaturowego współczynnika prądu zależna jest od temperaturowego współczynnika prędkości nasycenia lub ruchliwości. Oba te współczynniki są ujemne, prąd maleje ze wzrostem temperatury. Jest to bardzo istotne zjawisko zapobiegające termicznemu uszkadzaniu się tranzystora SIT przy dużych prądach i mocach. Działanie temperatury jest tu przeciwne niż w tranzystorze bipolarnym, gdzie wzrost temperatury prowadzi do wzrostu wydzielanej mocy i w konsekwencji do dalszego wzrostu temperatury i dalszego wzrostu mocy.

6. WŁAŚCIWOŚCI CZĘSTOTLIWOŚCIOWE

Teoretyczna, maksymalna wartość częstotliwości granicznej możliwej do uzyskania w strukturze SIT określona jest czasem przelotu nośników pomiędzy źródłem a drenem. Czas ten może być bardzo krótki, gdyż nośniki w kanale są unoszone z prędkością nasycenia wynoszącą w przypadku krzemu około 10^7 cm/s. Dla przykładu przy szerokości obszaru aktywnego pomiędzy źródłem a drenem równej 8 μm

$$\tau = \frac{x_{ds}}{x_{si}} = 80 \text{ ps},$$

co prowadzi do częstotliwości granicznej rzędu 2 GHz. W praktyce częstotliwość może być też ograniczona pasożytniczym działaniem rezystancji rozproszonej bramki i pojemności bramka-źródło C_{gs} oraz bramka-dren C_{gd}.

Dzięki oddzieleniu obszaru bramki od obszaru źródła przez słabo domieszkowany obszar warstwy epitaksjalnej opróżnionej ze statycznych nośników ładunku, pojemność C_{gs} jest dużo mniejsza niż analogiczna wartość C_{be} w tranzystorze bipolarnym. Większa wartość pojemności C_{be} w tranzystorze bipolarnym wynika z konieczności silnego domieszkowania obszarów emitera i bazy przyległej do emitera w celu uzyskania dużej sprawności wstrzykiwania i gradientu koncentracji domieszek w bazie.

Jak już stwierdzono w rozdziale 3, możliwe są do uzyskania bardzo małe rezystancje szeregowe bramki w strukturze planarnej przedstawionej na rys. 3. Wynika to z możliwości bardzo silnego domieszkowania obszaru bramki w takiej realizacji. Tranzystory bipolarne mają większe wartości rezystancji rozproszonej bazy spowodowane głównie mniejszą koncentracją domieszek w obszarze bazy pod emiterem. W planarnym tranzystorze SIT istotnym ograniczeniem jest więc czas przelotu. Powierzchnia tranzystora i jego moc nie mają istotnego wpływu na częstotliwość graniczną. Potwierdzają to ostatnie wyniki eksperymentów przeprowadzonych przez Nishizawę z tranzystorami SIT o częstotliwości granicznej 2 GHz i mocy sygnału wyjściowego 20 W [8]. Mierzone przez autorów tranzystory firmy Yamaha o dopuszczalnej mocy traconej 200 W charakteryzowały się częstotliwością graniczną około 6 MHz. Tak mała częstotliwość graniczna wynikała z rezystancji rozproszonej bramki wykonanej w postaci warstwy zagrzebanej (rys. 2).

Powierzchnia bramki mierzonego tranzystora wynosiła $5 \cdot 10^{-2}$ cm. Przy odległościach źródło-bramka $x_{gs} = 4$ μm i bramka-dren $x_{gd} = 60$ μm daje to $C_{gs} = 130$ pF, $C_{gd} = 9$ pF. Zgodnie z zależnością

$$f_g = \frac{1}{2\pi r_g[C_{gs}+(\mu+1)C_{gd}]},$$

mierzona częstotliwość graniczna odpowiada zatem efektywnej rezystancji rozproszonej bramki równej $r_g = 100\ \Omega$.

7. ZAKOŃCZENIE

Zalety struktury SIT — wysokie napięcie wyjściowe, stabilność termiczna, łatwość wykonywania przyrządów o dużych powierzchniach pracujących z dużymi prądami predysponują ją do wykorzystania w postaci tranzystora mocy. Wykonywane są obecnie przyrządy o mocy 2 kW przy napięciu przebicia rzędu 1000 V, o częstotliwości granicznej 7 MHz [9]. Moc sterująca przyrząd jest bardzo mała, gdyż prąd wejściowy równa się prądowi upływności złącza *p—n*. Olbrzymie wzmocnienie mocy czyni SIT przydatnym we wszelkiego rodzaju układach automatyki, na przykład jako klucz w numerycznie sterowanej obrabiarce.

Z powodu małych wprowadzanych zniekształceń i niskiej rezystancji wyjściowej dobre wyniki daje stosowanie tranzystorów SIT we wzmacniaczach akustycznych [10].

Krótki czas przelotu nośników, mała pojemność bramka-źródło C_{gs} oraz możliwość uzyskania bardzo małej rezystancji rozproszonej bramki r_g pozwalają spodziewać się dalszego postępu w konstrukcji tranzystorów SIT wysokiej częstotliwości [9] [8].

Przykładem nowych możliwości projektowych, jakie stworzyło wprowadzenie tranzystora SIT, jest tyrystor z możliwością wyłączania [11] oparty na podobnej zasadzie działania, czy też nowa rodzina układów logicznych SITL o najlepszym uzyskanym do tej pory iloczynie mocy i czasu opóźnienia $\tau \times P$ mniejszym od 0,01 pJ i gęstościach upakowania sięgających 1000 bramek logicznych na cm^2 [12] [13]. Istnieją ponadto możliwości tworzenia nowych elementów łączących w sobie zasady działania elementów tradycyjnych z efektem elektrostatycznego indukowania pól [14].

LITERATURA

1. Y. Watanabe, J. Nishizawa, *Japanese Patent 205068*: published No 28-6077; Aplication Date Dec. 1950.
2. J. Nishizawa, T. Terasaki, J. Shibata, *Field-Effect Transistor Versus Analog Transistor (Static Induction Transistor)*, IEEE Transactions on Electron Devices, No 4, 1975, vol. ED-22, 185—197.
3. K. Yagi, N. Miyamoto, J. Nishizawa, Japan Journal of Applied Physics, vol. 9, 1970, p. 246.
4. O. Ozawa, H. Iwasaki, K. Muramoto, *A Vertical Channel JFET Fabricated Using Silicon Planar Technology*, IEEE Journal of Solid-State Circuits, No 8, 1976, vol. SC-11, pp. 511—518.
5. O. Ozawa, H. Iwasaki, *A Vertical FET with Self-Aligned Ion-Implanted Source and Gate Regions*, IEEE Transactions on Electron Devices, No 1, 1978, vol. ED-25, pp. 56—57.

6. K. Yamaguchi, H. Kodera, *Optimum Design of Triode-Like JFET's by Two-Dimensional Computer Simulation*, IEEE Transactions on Electron Devices, No 8, 1977, vol. 24.
7. O. Ozawa, *Temperature Dependence of Triodelike JFET Drain Current After Pinchoff*, IEEE Transactions on Electron Devices, No 7, 1977, vol. 24.
8. J. Nishizawa, K. Yamamoto, *High-Frequency High-Power Static Induction Transistor*, IEEE Transactions on Electron Devices, No 3, 1978, vol. ED-25, pp. 314—322.
9. J. Nishizawa, *Future Trend of Static Induction Transistor and Its Application for Integrated Circuits*, 1976, Sept., International Conference on Solid State Device, Tokyo, pp. 55—56.
10. S. Teszner, R. Gicquel, *Gridistor — A New Field-Effect Device*, Proc. IEEE, No 12, 1964, vol. 52, pp. 1502—1513.
11. J. Nishizawa, K. Nakamura, *Characteristics of New Thyristors*, 1976, Sept., International Conference on Solid State Device, Tokyo, pp. 193—194.
12. J. Nishizawa, B. M. Wilamowski, *Static Induction Logic A Simple Structure With Very Low Switching Energy and Very High Packing Density*, 1976, Sept., International Conference on Solid State Devices, Tokyo, pp. 53—54.
13. J. Nishizawa, B. M. Wilamowski, *Integrated Logic — Static Induction Logic*, 1977 Feb., International Solid State Circuit Conference, Filadelfia, FAM 18.3.
14. B. M. Wilamowski, *Problemy projektowania bipolarnych monolitycznych układów scalonych*, Zeszyty Naukowe Politechniki Gdańskiej, Nr 269, 1977, Elektronika XXXIX, ss. 3—74.
15. R. Zuleeg, *Multi-Channel, Field-Effect Transistor Theory And Experiment*, SSE, No 6, 1967, vol .10, pp. 550—576.
16. W. Shockley, *The Path to the Conception of the Junction Transistor*, IEEE Transactions on Electron Devices, No 7, 1976, vol. ED-23, pp. 597—620.
17. D. P. Lecrosnier, G. P. Pelous, *Ion Implanted FET for Power Applications*, IEEE Transactions on Electron Devices, No 1, 1974, vol. ED-21, pp. 113—118.

P. PŁOTKA, B. WILAMOWSKI

FIELD EFFECT TRANSISTOR WITH TRIODE-LIKE CHARACTERISTICS

Summary

Field effect transistors with triode-like characteristics are described. Properties and behaviour of those elements, with relation to the construction are discussed. Slope changes of dren characteristics are explained. Frequency and temperature characteristics are also discussed. The theoretical explanations are ilustrated by measurement results.

P. PŁOTKA, B. WILAMOWSKI

TRANSISTOR À EFFET DE CHAMP À CARACTÉRISTIQUES DE TRIODE

Résumé

Dans l'article on a traité d'un transistor à effet de champ à caractéristiques de triode — SIT. On a décrit le mode de son fonctionnement, on a comparé les propriétés des éléments dépendant de la construction et de la technologie, on a expliqué les causes du changement de l'inclinaison des caractéristiques évoqué par le changement de la tension du drain, on a discuté les propriétés thermiques et celles de fréquence. Les délibérations théoriques contenues dans l'article ont été illustrées par les résultats des mesures.

P. PŁOTKA, B. WILAMOWSKI

FELDEFFEKT — TRANSISTOR MIT TRIODE-KENNLINIEN

Zusammenfassung

In der vorliegenden Arbeit wird ein Fieldistor mit Triode-Kennlinien SIT beschrieben. Es wird da Wirkungsprinzip angeführt sowie der Einfluß von Konstruktion und Technologie auf die Eigenschaften solcher Transistoren erwogen. Im weiteren werden Temperatur- und Frequenzeigenschaften sowie Neigungsänderungen der Kennlinien bei Drainspannungsänderungen behandelt. Die theoretische Diskussion betreffs dieser Probleme wird mit Meßergebnissen bekräftigt.

П. ПЛОТКА, Б. ВИЛЯМОВСКИ

ПОЛЕВОЙ ТРАНЗИСТОР С ТРИОДНИМИ ХАРАКТЕРИСТИКАМИ

Резюме

Рассмотрен полевой транзистор с триодными характеристиками — SIT. Представлен принцип действия, проведено сравнение характеристик элементов в зависимости от конструкции и технологии, показаны причины изменения наклона характеристики в зависимости от изменения направления дрена, обсуждены температурные и частотные характеристики. Теоретические исследования, представленные в труде, проиллюстрированы результатами измерений.